岗位场景
- 整机厂：服务器主板/背板高速链路（PCIe/DDR/SerDes）设计与仿真。
- 芯片与封装：封装基板 SI/PI 协同、芯片-封装-板级联合仿真。
- EDA 与实验室：仿真工具支持、一致性测试（眼图/抖动/BER）。
知识考点
- 传输线理论：特征阻抗、反射与端接策略、微带线与带状线差异。
- S 参数：插损/回损怎么读、TDR 阻抗曲线定位不连续点。
- 串扰与损耗：近端/远端串扰机理、介质损耗与导体损耗的频率特性。
- 时序与均衡：DDR 时序余量、SerDes 的 CTLE/FFE/DFE 均衡原理。
面试高频题
- 为什么高速信号要控制 50Ω 阻抗？失配会发生什么？
- 一条链路插损超标，从哪些方向优化？
- 过孔为什么是高速链路的大坑？stub 怎么处理？
- 眼图闭合可能有哪些原因？怎么区分码间干扰和串扰？
- 讲你做过的仿真：模型怎么建、结果和实测差多少、差异怎么解释。
准备建议
- 把《信号完整性揭秘》类教材的基础章节吃透，概念题占一半。
- 准备一个「仿真-实测对标」的完整案例，没有实测就讲清楚验证计划。
- 关注 224G、光互连与 Chiplet 封装趋势，行业题体现视野。