RISC-V CPU 设计校招拆解：流水线、分支预测与缓存一致性

岗位与去向

RISC-V CPU/GPU/NPU 设计公司与大厂自研芯片团队的微架构设计、RTL 设计与性能验证岗；服务器核、车规核与 MCU 核三条产品线的考察侧重不同。

知识考点

1. 流水线：结构/数据/控制三类冒险；前递、气泡与分支预测的代价对比。
2. 分支预测：两位饱和计数器、BTB、RAS 的原理与失效场景。
3. 乱序执行：寄存器重命名、保留站、ROB 提交的完整通路。
4. 存储：cache 组相联结构、替换策略、MESI 一致性协议状态迁移。
5. 指令集：RISC-V 基础指令编码、CSR 与特权级；与 ARM 的取舍差异。
6. 验证：随机指令流对比 spike 参考模型的 co-simulation 思路。

面试重点

• 手推题：给一段汇编，逐拍画出五级流水线的执行时空图并标出停顿。
• 设计题：L1 miss 之后发生了什么——沿 L2/一致性/内存控制器讲完整链路。
• 项目题：课程 CPU 主频上不去，说出你定位关键路径与优化的过程。

准备建议

• 完整走一遍「一生一芯」或用 Verilog 实现带前递的五级流水线核。
• 精读《计算机体系结构：量化研究方法》流水线与存储两章并做题。
• 阅读一个开源 RISC-V 核的分支预测源码，整理成可讲解的笔记。