岗位版图
芯片公司数字实现条线：布局规划（floorplan）、电源网络设计、时钟树综合（CTS）、布局布线（P&R）、静态时序分析（STA）与物理验证签核（DRC/LVS）。先进工艺节点下后端工程师是流片交付的关键角色，校招需求稳定。
知识考点
- 时序基础：setup/hold 违例的成因与修复手段，时钟偏斜与抖动对两者影响方向相反的原因。
- 物理效应：串扰、IR Drop、天线效应分别在哪一步检查、用什么手段缓解。
- 流程理解：综合、P&R、STA、物理验证各步的输入输出与常见迭代回路。
面试重点
- 手算题：给参数算 setup/hold 裕量并给修复方案，边算边讲思路。
- 权衡题：面积、时序、功耗互相冲突时的取舍逻辑，结合具体场景回答。
- 项目复盘：跑过的流程里遇到的最难时序违例，讲清定位与收敛过程。
准备建议
- 用开源 PDK 完整跑一遍综合到 GDS 的流程，把每步日志里的关键指标整理成笔记。
- 把 STA 的路径报告读明白：起点/终点/裕量/主导延迟段，面试常给报告问诊断。
- 准备一页「时序收敛工具箱」：从约束、综合、布局到时钟树各层的可用手段。