PCB Layout 校招拆解：叠层阻抗、高速布线与 EMC 设计

岗位与去向

通信设备、服务器、汽车电子与消费电子厂商的 PCB 设计岗；高速板卡（网络设备、AI 服务器）需求随算力硬件扩张持续增长。

知识考点

1. 叠层：六层板典型叠层方案；为什么信号层要紧邻参考平面？
2. 阻抗：单端 50Ω/差分 100Ω 怎么通过线宽、介质厚度控制；阻抗突变的危害。
3. 高速布线：DDR 的等长分组与拓扑（fly-by/T 型）；差分对的对内对间等长要求。
4. 电源完整性：去耦电容的摆放原则；电源平面分割不当会引入什么问题？
5. EMC：晶振、时钟线的处理禁忌；跨分割走线为什么是常见 EMI 源。
6. 工艺：过孔类型（通孔/盲埋孔）与背钻的作用；DFM 常见检查项。

面试重点

• 看图题：给一段布线截图挑毛病——锐角、跨分割、回流路径断裂是常设陷阱。
• 流程题：从拿到原理图到出 Gerber 的完整流程与各环节评审点。
• 实操追问：做过的板子层数、最高速率信号、遇到的 SI 问题与解决过程。

准备建议

• 用 AD 或 Allegro 完整走一遍四层板小项目（如 STM32 核心板），保留过程截图。
• 精读一份 DDR 布线指南（芯片原厂 App Note），把规则整理成 checklist。
• 补 SI 基础概念：反射、串扰、眼图，能用自己的话解释成因。